رفتن به محتوای اصلی
EDA عاملیتوضیح و تفسیر۱۳ مرداد ۱۴۰۵، ۶:۲۱· 5 دقیقه مطالعه· در هوش مصنوعی

سیناپس از گردش کارهای طراحی تراشه با هوش مصنوعی خودران رونمایی کرد؛ کاهش ۴۰ درصدی زمان اشکال‌زدایی

شرکت سیناپس (Synopsys) با همکاری مایکروسافت و AMD، گردش کارهای کاملاً خودران و عاملی (Agentic) مبتنی بر هوش مصنوعی را برای طراحی نیمه‌رساناها معرفی کرده است. این ابزارهای جدید، فرآیندهای پیچیده تأیید و اشکال‌زدایی را خودکار می‌کنند و زمان چرخه‌ی کار را تا ۴۰ درصد کاهش داده و توسعه تراشه‌های نسل بعدی را تسریع می‌بخشند.

به قلم ندا وزیری

ارائه‌دهندگان EDA 30%کارخانجات ریخته‌گری و تولیدکنندگان تراشه 30%ارائه‌دهندگان زیرساخت ابری 20%نیروی کار مهندسی 20%
ارائه‌دهندگان EDA
استدلال می‌کنند که هوش مصنوعی عاملی تنها مسیر عملی برای مدیریت پیچیدگی فزاینده طراحی تراشه در مقیاس آنگستروم است.
کارخانجات ریخته‌گری و تولیدکنندگان تراشه
گردش کارهای خودران را به عنوان یک عامل تمایز رقابتی حیاتی برای کنترل هزینه‌های سرسام‌آور مهندسی غیرتکراری (NRE) می‌بینند.
ارائه‌دهندگان زیرساخت ابری
EDA عاملی را به عنوان یک بار کاری عظیم و محاسباتی فشرده می‌بینند که پذیرش پلتفرم‌های ابری تخصصی را هدایت می‌کند.
نیروی کار مهندسی
از واگذاری وظایف تکراری استقبال می‌کنند، اما با گذار از اجرای دستی به هماهنگی سطح بالای هوش مصنوعی روبرو هستند.

نکات کلیدی

  • سیناپس در کنفرانس DAC 2026، گردش کارهای هوش مصنوعی «عاملی» کاملاً خودران را برای طراحی نیمه‌رسانا معرفی کرد.
  • این ابزارها زمان چرخه اشکال‌زدایی را تا ۴۰ درصد کاهش می‌دهند و هفته‌ها مهندسی دستی را به ساعت‌ها تبدیل می‌کنند.
  • AMD در حال ارزیابی فعال این گردش کارها برای تسریع توسعه سیلیکون زیرساخت هوش مصنوعی نسل بعدی خود است.
  • گردش کارهای محاسباتی فشرده بر روی مایکروسافت دیسکاوری میزبانی می‌شوند که نشان‌دهنده تغییر عمده بارهای کاری EDA به سمت فضای ابری است.

طراحی مدرن نیمه‌رساناها به تمرینی در مدیریت مقیاس غیرقابل تصور تبدیل شده است. در حالی که تراشه‌ها به سمت گره‌های فرآیندی در سطح آنگستروم پیش می‌روند و ده‌ها میلیارد ترانزیستور را در خود جای می‌دهند، محدودیت‌های فیزیکی توان، عملکرد و مساحت، مهندسی سنتی انسانی را به مرزهای خود رسانده است. حجم محض تأیید مورد نیاز برای اطمینان از یک طراحی بی‌نقص، نرم‌افزار و اشکال‌زدایی را به پرهزینه‌ترین و زمان‌برترین مراحل توسعه سخت‌افزار تبدیل کرده است.[3]

در کنفرانس اتوماسیون طراحی ۲۰۲۶ (DAC) در لانگ بیچ، کالیفرنیا، صنعت اتوماسیون طراحی الکترونیکی (EDA) یک تغییر اساسی در نحوه ساخت سیلیکون نسل بعدی را اعلام کرد. سیناپس مجموعه‌ای از گردش کارهای هوش مصنوعی کاملاً خودران و عاملی را معرفی کرد که برای اجرای وظایف پیچیده و طولانی‌مدت طراحی تراشه بدون نظارت مستمر انسانی طراحی شده‌اند و نشان‌دهنده خروج از مسیریابی و اسکریپت‌نویسی دستی سنتی است.[1][5]

این گردش کارهای جدید که با همکاری مایکروسافت و در حال حاضر توسط شرکت ادونسد مایکرو دیوایسز (AMD) در حال ارزیابی هستند، شدیدترین گلوگاه‌ها در توسعه نیمه‌رساناها را هدف قرار می‌دهند. آزمایش‌های اولیه گردش کار اشکال‌زدایی کاملاً خودران سیناپس، کاهش ۲۵ تا ۴۰ درصدی در زمان چرخه اشکال‌زدایی را نشان داد که عملاً هفته‌ها تلاش مهندسی دستی را به چند ساعت فشرده می‌کند.[1][2][3][4]

آزمایش‌های اولیه معیار، افزایش‌های عظیم بهره‌وری را در سراسر چرخه عمر طراحی تراشه نشان می‌دهد.

برای درک این پیشرفت، لازم است بین کمک‌خلبان‌های هوش مصنوعی مولد (Generative AI Copilots) و هوش مصنوعی «عاملی» تمایز قائل شویم. تکرارهای قبلی هوش مصنوعی در طراحی الکترونیکی به عنوان دستیار عمل می‌کردند—به پرسش‌ها پاسخ می‌دادند، قطعات کد تولید می‌کردند یا پارامترهای خاص چیدمان را تنها زمانی که صراحتاً توسط کاربر انسانی درخواست می‌شد، بهینه می‌ساختند. هوش مصنوعی عاملی، که توسط فناوری AgentEngineer سیناپس قدرت می‌گیرد، با استقلال طولانی‌مدت عمل می‌کند. مهندسان قصد طراحی و اهداف عملکردی را به زبان طبیعی تعریف می‌کنند و هوش مصنوعی کل اجرا را هماهنگ می‌سازد.[1][6][7]

این سازوکار بر یک سیستم چندعاملی سلسله‌مراتبی متکی است. یک عامل هماهنگ‌کننده (Orchestrator Agent)، اهداف تأیید طراحی سطح بالا را از مشخصات و مخازن آزمایشی تفکیک می‌کند. سپس، عوامل هوش مصنوعی تخصصی در سطح وظیفه را در یک گردش کار حلقه بسته مستقر می‌کند تا نقص‌های طراحی را شناسایی کرده، تحلیل ریشه مشکل (Root-Cause Analysis) را انجام دهد و اصلاحات را بدون نیاز به تأیید دستی مهندس در هر مرحله، اعتبارسنجی کند.[1][3]

تأیید و اشکال‌زدایی به طور سنتی بخش عمده‌ای از چرخه توسعه یک تراشه را به خود اختصاص می‌دهند. سیناپس ادعا می‌کند که با خودکارسازی این فرآیند حلقه بسته، عامل تأیید طراحی آن می‌تواند تا ۵۰ برابر زمان سریع‌تری برای کد سطح انتقال رجیستر (RTL) تأیید شده، به همراه ۲۰ درصد بهبود در پوشش کلی تأیید، ارائه دهد.[6][7]

تأیید و اشکال‌زدایی به طور سنتی بخش عمده‌ای از چرخه توسعه یک تراشه را به خود اختصاص می‌دهند.

این استقلال فراتر از منطق دیجیتال، به حوزه‌های فیزیکی و حرارتی نیز گسترش می‌یابد. سیناپس اولین گردش کار مهندسی به کمک کامپیوتر کاملاً خودران صنعت را برای مدیریت حرارتی الکترونیک به نمایش گذاشت که از فناوری Icepak شرکت Ansys برای خودکارسازی تنظیم شبیه‌سازی و تحلیل استفاده می‌کند. در طراحی آنالوگ و سیگنال مختلط، گردش کارهای عاملی با حذف وظایف تکراری چیدمان دستی، تا ۳ برابر بهبود در بهره‌وری به همراه داشتند.[6][7]

این گردش کارهای خودران به قدرت محاسباتی عظیمی نیاز دارند، که منجر به ادغام عمیق با زیرساخت ابری شده است. ابزارهای سیناپس اولین برنامه‌های طراحی الکترونیکی هستند که برای ارزیابی در مایکروسافت دیسکاوری (Microsoft Discovery) در دسترس قرار گرفته‌اند؛ پلتفرمی ابری که به طور خاص برای بارهای کاری علمی و مهندسی عظیم طراحی شده است.[2][4]

برای تولیدکنندگان تراشه مانند AMD، که از این فناوری برای تسریع توسعه سیلیکون زیرساخت هوش مصنوعی نسل بعدی خود استفاده می‌کند، الزامات اقتصادی واضح است. در حالی که هزینه‌های مهندسی غیرتکراری (NRE) سر به فلک می‌کشد—به طوری که توسعه یک تراشه پیچیده ۳ نانومتری اکنون به طور معمول از ۱.۵ میلیارد دلار فراتر می‌رود—اتوماسیون عاملی مبتنی بر ابر در حال تبدیل شدن به یک عامل تمایز رقابتی حیاتی است.[2][3]

هزینه سرسام‌آور توسعه گره‌های پیشرفته، سازندگان تراشه را مجبور می‌کند به استفاده از اتوماسیون هوش مصنوعی روی آورند.

این تغییر به سمت استقلال تنها محدود به سیناپس نیست. در همان رویداد DAC 2026، رقیب آن یعنی کادنس (Cadence)، عامل فوق‌العاده هوش مصنوعی AuraStack خود را برای بسته‌بندی پیشرفته معرفی کرد، در حالی که زیمنس (Siemens) سیستم عامل هوش مصنوعی Fuse EDA خود را با قابلیت‌های خودتأییدی گسترش داد. تحلیلگران صنعت خاطرنشان می‌کنند که کل این بخش به طور همزمان از آستانه کمک به وظایف به سمت استقلال طولانی‌مدت عبور کرده است.[6]

این گذار تا حدی ناشی از کمبود قریب‌الوقوع استعداد در صنعت نیمه‌رسانا است. به سادگی مهندسان متخصص کافی برای مسیریابی دستی، تأیید و اشکال‌زدایی تریلیون‌ها دستورالعمل طراحی مورد نیاز برای سیستم‌های چندقالب مدرن و مدارهای مجتمع سه‌بعدی وجود ندارد. عوامل هوش مصنوعی به عنوان یک نیروی چندبرابرکننده عمل می‌کنند و به تیم‌های موجود اجازه می‌دهند تا بر معماری سطح بالا و تمایز تمرکز کنند.[3][5][7]

با این حال، استقرار سیستم‌های کاملاً خودران در طراحی تراشه، عدم قطعیت‌های جدیدی را به همراه دارد. ادغام مدل‌های هوش مصنوعی خوداصلاح‌گر در خطوط تولید نیازمند اعتماد بسیار زیادی است؛ یک اصلاحیه توهمی یا از دست دادن یک مورد حاشیه‌ای حیاتی در یک «تیپ‌اوت» (Tape-out) چند میلیون دلاری می‌تواند منجر به تأخیرهای فاجعه‌بار در تولید و زیان‌های مالی شود.[3]

چگونگی تجزیه نیت طراحی سطح بالا به وظایف مهندسی خودکار توسط هوش مصنوعی عاملیت‌محور.

علاوه بر این، تغییر از نیروی کار انسانی به مدل‌های یادگیری تقویتی چندعاملی و مستمر، هزینه‌های قابل توجهی را به سمت استفاده از محاسبات ابری منتقل می‌کند. تیم‌های مهندسی باید سرعت بهینه‌سازی خودران را با هزینه‌های بالای زیرساخت اجرای این مدل‌ها برای هفته‌ها در مراکز داده عظیم، متعادل سازند.[2][6]

با وجود این چالش‌ها، مسیر توسعه سیلیکون اکنون به شدت به هوش مصنوعی عاملی گره خورده است. صنعت نیمه‌رسانا با خودکارسازی پرزحمت‌ترین جنبه‌های تأیید و پیاده‌سازی، خود را برای حفظ رشد تصاعدی در قدرت محاسباتی مورد نیاز برای تقویت انقلاب گسترده‌تر هوش مصنوعی، مجهز می‌کند.[1][5]

اصطلاحات کلیدی

هوش مصنوعی عاملی (Agentic AI)
سیستم‌های هوش مصنوعی طراحی شده‌اند تا به طور خودران عمل کنند، اهداف سطح بالا را به مراحل عملیاتی تجزیه کرده و آنها را در طول زمان بدون درخواست مستمر انسانی اجرا کنند.
اتوماسیون طراحی الکترونیکی (EDA)
دسته‌ای از ابزارهای نرم‌افزاری که توسط مهندسان برای طراحی، شبیه‌سازی و تأیید سیستم‌های الکترونیکی پیچیده و مدارهای مجتمع استفاده می‌شود.
سطح انتقال رجیستر (RTL)
یک انتزاع طراحی که در طراحی مدار استفاده می‌شود و یک مدار دیجیتال همزمان را بر اساس جریان سیگنال‌های دیجیتال بین رجیسترهای سخت‌افزاری مدل‌سازی می‌کند.
تیپ‌اوت (Tape-out)
مرحله نهایی فرآیند طراحی تراشه، که در آن طراحی تکمیل شده برای تولید به کارخانه ریخته‌گری نیمه‌رسانا ارسال می‌شود.
توان، عملکرد و مساحت (PPA)
سه معیار اصلی که برای ارزیابی کیفیت، هزینه و کارایی یک طراحی نیمه‌رسانا استفاده می‌شوند.

منابع

پوشش منابع

7 منبع

4 دیدگاه شناسایی‌شده

ارائه‌دهندگان EDA 30%کارخانجات ریخته‌گری و تولیدکنندگان تراشه 30%ارائه‌دهندگان زیرساخت ابری 20%نیروی کار مهندسی 20%
  1. [1]Synopsysارائه‌دهندگان EDA

    Synopsys Advances Agentic AI Chip Design with AMD and Microsoft

    مطالعه در Synopsys
  2. [2]Redmond Channel Partnerارائه‌دهندگان زیرساخت ابری

    Synopsys, AMD, and Microsoft expand agentic AI collaboration

    مطالعه در Redmond Channel Partner
  3. [3]TMTPostنیروی کار مهندسی

    Synopsys and Microsoft Unveil Autonomous AI Workflows for Chip Design

    مطالعه در TMTPost
  4. [4]Seeking Alphaکارخانجات ریخته‌گری و تولیدکنندگان تراشه

    Synopsys launches autonomous AI chip design workflows on Microsoft Discovery with AMD evaluating

    مطالعه در Seeking Alpha
  5. [5]Embeddedکارخانجات ریخته‌گری و تولیدکنندگان تراشه

    Synopsys introduces autonomous chip design workflows

    مطالعه در Embedded
  6. [6]The Futurum Groupارائه‌دهندگان EDA

    Agentic Chip Design Moves to Long-Running Autonomy at DAC 2026

    مطالعه در The Futurum Group
  7. [7]Market Chameleonنیروی کار مهندسی

    Synopsys and NVIDIA Announce Autonomous Engineering Workflows

    مطالعه در Market Chameleon

نظرات

همیشه در جریان باشید

هر زاویه. هر روز.

دریافت هوش مصنوعی اخبار همراه با پوشش کامل منابع و تحلیل دیدگاه‌ها، مستقیم در صندوق ورودی شما.