مکانیک حافظه هوش مصنوعی: چگونه تغییر استراتژی انباشت تراشه، زنجیره تأمین را دگرگون می‌کند

در تاریخ ۶ ژوئیه ۲۰۲۶، رسانه‌های مالی هلند و نشریه فناوری کره‌جنوبی ZDNet گزارش دادند که غول‌های تولید حافظه، سامسونگ و اس‌کی هاینیکس، در حال بررسی تأخیر در پذیرش فناوری «پیوند هیبریدی» (hybrid bonding) برای تراشه‌های حافظه با پهنای باند بالا (HBM) نسل بعدی خود هستند.[1][2]

این چرخش استراتژیک بلافاصله در زنجیره تأمین نیمه‌رساناها موج ایجاد کرد و باعث شد سهام شرکت «بی‌ای سمی‌کنداکتور اینداستریز» (BESI) – یک شرکت هلندی که مزیت پیشگامی در ابزارهای پیوند هیبریدی دارد – ۷.۵ درصد سقوط کند.[1]

برای درک اینکه چرا تأخیر در یک تکنیک تولید خاص می‌تواند صدها میلیون دلار از ارزش بازار را از بین ببرد، باید به موتور محرک رونق هوش مصنوعی نگاه کرد. پردازنده‌های هوش مصنوعی برای تغذیه شدن با حجم عظیمی از داده‌ها با سرعت برق‌آسا، به HBM متکی هستند، که این امر بسته‌بندی حافظه را به یک گلوگاه حیاتی برای زیرساخت فناوری جهانی تبدیل می‌کند.[4]

HBM این سرعت را با انباشت چندین لایه (die) حافظه DRAM روی یکدیگر، شبیه به طبقات یک آسمان‌خراش، به دست می‌آورد. سیم‌های عمودی میکروسکوپی به نام «ویاهای گذرنده از سیلیکون» (through-silicon vias) از میان این لایه‌ها عبور می‌کنند.[8]

در حال حاضر، این لایه‌ها با استفاده از «میکرو-بامپ‌ها» – کره‌های کوچک لحیم – به هم متصل می‌شوند. تولیدکنندگان از تکنیک‌هایی مانند پیوند فشرده‌سازی حرارتی (Thermal Compression bonding) یا روش اختصاصی اس‌کی هاینیکس به نام «پرکننده زیرین قالب‌گیری شده با ذوب انبوه» (Mass Reflow Molded Underfill) برای ذوب کردن این بامپ‌ها و ادغام لایه‌ها استفاده می‌کنند.[3][6]

با این حال، صنعت هوش مصنوعی معماری‌هایی با ارتفاع بیشتر و بیشتر را طلب می‌کند. نسل آتی HBM4 نیاز به انباشت ۱۶ لایه حافظه دارد. تحت محدودیت‌های فیزیکی سختگیرانه‌ای که توسط نهاد استاندارد JEDEC تعیین شده‌اند – که حداکثر ۷۷۵ میکرومتر است – قرار دادن ۱۶ لایه با استفاده از بامپ‌های لحیم سنتی به یک مشکل جدی فیزیکی تبدیل می‌شود.[4][9]

اینجا پیوند هیبریدی وارد می‌شود. این تکنیک پیشرفته، بامپ‌های لحیم را به طور کامل حذف می‌کند و پدهای مسی یک تراشه را مستقیماً به پدهای مسی تراشه دیگر متصل می‌سازد.[1][8]

پیوند هیبریدی امکان فواصل اتصال (interconnect pitches) کمتر از ۱۰ میکرومتر را فراهم می‌کند، که به طور قابل توجهی ارتفاع فیزیکی پشته را کاهش داده و در عین حال یکپارچگی سیگنال و بهره‌وری انرژی را بهبود می‌بخشد.[4][8]

اما تسلط بر این فناوری در مقیاس انبوه به شدت دشوار است. این کار نیازمند سطوح کاملاً صاف، تسطیح مکانیکی شیمیایی بی‌عیب و نقص (chemical mechanical planarization) و محیط اتاق تمیزی است که حتی کوچکترین ذرات گرد و غبار نیز در آن وجود نداشته باشد.[4]

اگرچه اس‌کی هاینیکس اخیراً یک پشته ۱۲ لایه‌ای را با استفاده از پیوند هیبریدی در آزمایشگاه‌های تحقیقاتی خود تأیید کرد، اما دستیابی به بازدهی لازم برای تولید انبوه سودآور همچنان یک مانع بزرگ برای کل صنعت است.[3][6]

نقطه عطف زمانی فرا رسید که JEDEC اخیراً مشخصات ارتفاعی خود را تعدیل کرد و به تولیدکنندگان حافظه فرصتی حیاتی برای انعطاف‌پذیری جهت پایبندی به روش‌های اثبات‌شده داد.[4]

سامسونگ و اس‌کی هاینیکس با استفاده از این استاندارد تعدیل‌شده، اکنون فناوری‌های جایگزین مدیریت حرارتی را در اولویت قرار داده‌اند تا عمر تجهیزات پیوند موجود خود را افزایش دهند.[5]

گزارش شده است که سامسونگ در حال آزمایش یک جزء حرارتی اختصاصی به نام «بلاک مسیر حرارتی» (Heat Path Block) است، در حالی که اس‌کی هاینیکس در حال توسعه یک راه‌حل مشابه با نام ICE HBM است.[2][5]

این اجزا در کنار پشته حافظه قرار می‌گیرند تا گرما را به سرعت دفع کنند و یکی از گلوگاه‌های اصلی پشته‌های ۱۶ لایه‌ای را بدون نیاز به انتقال فوری و چند میلیارد دلاری به ماشین‌های پیوند هیبریدی، برطرف سازند.[5]

برای تأمین‌کنندگان تجهیزات مانند BESI و شریک آن Applied Materials، این تأخیر عدم قطعیت کوتاه‌مدتی را به وجود می‌آورد، اگرچه تحلیلگران همچنان معتقدند که پیوند هیبریدی سرنوشت نهایی و اجتناب‌ناپذیر برای نسل بعدی HBM5 خواهد بود.[1][4]

در نهایت، این چرخش در زنجیره تأمین، واقعیت عمل‌گرایانه تولید نیمه‌رساناها را برجسته می‌کند. این صنعت با نوآوری در محدودیت‌های حرارتی، به جای تحمیل یک فناوری ناتمام به تولید انبوه، تضمین می‌کند که سخت‌افزار قدرت‌بخش انقلاب هوش مصنوعی به طور قابل اعتماد به رشد خود ادامه دهد.[4][5]