معماری پیشگامانه تراشه‌های سه‌بعدی سیلیکونی، قانون مور را تمدید کرده و الکترونیک مصرفی را متحول می‌کند

برای بیش از نیم قرن، صنعت فناوری بر اساس یک مترونوم قابل اعتماد و قابل پیش‌بینی به نام قانون مور عمل کرده است. مهندسان با کوچک کردن بی‌وقفه ترانزیستورها و قرار دادن تعداد بیشتری از آن‌ها بر روی برش‌های مسطح سیلیکون، جهش‌های تصاعدی در قدرت محاسباتی ایجاد کرده‌اند و کامپیوترهای بزرگ به اندازه یک اتاق را به گوشی‌های هوشمند جیبی تبدیل کرده‌اند.

اما دوران این مقیاس‌پذیری آسان رو به پایان است. در حالی که ترانزیستورها به اندازه اتم‌های منفرد نزدیک می‌شوند، تولیدکنندگان با محدودیت‌های فیزیکی سخت علم مواد و مکانیک کوانتومی مواجه هستند. فشرده‌سازی بیشتر قطعات در یک صفحه دو بعدی هم از نظر فیزیکی غیرممکن و هم از نظر اقتصادی غیرقابل توجیه می‌شود.

برای ادامه حرکت انقلاب دیجیتال، محققان به این نتیجه رسیده‌اند که تنها راه باقی‌مانده، حرکت به سمت بالاست. در یک پیشرفت مهم که در مجله نیچر منتشر شد، تیمی از مهندسان دانشگاه ایلینوی اربانا-شامپین یک روش مقیاس‌پذیر برای روی هم چیدن مستقیم مدارهای سیلیکونی با کارایی بالا را نشان دادند. این تیم به رهبری پروفسور چینگ کائو، استاد علوم مواد، با موفقیت تراشه‌های سیلیکونی سه‌بعدی کاملاً کاربردی ساخته‌اند که لایه‌های ترانزیستور فعال را مانند طبقات یک آسمان‌خراش روی هم قرار می‌دهند.[1]

کائو توضیح داد: «امروزه برای ذخیره یک بیت اطلاعات، شش دستگاه میکروالکترونیکی به نام ترانزیستور در یک صفحه واحد نیاز است. با ادغام عمودی، می‌توانید آن‌ها را در چندین لایه توزیع کنید. این مانند جایگزینی یک حومه گسترده با ساختمان‌های بلند است: شما همان کارایی را به دست می‌آورید، اما ردپای فضایی کاهش می‌یابد در حالی که ارتباط بین لایه‌ها سریع‌تر و کارآمدتر می‌شود.»[2]

مفهوم ادغام عمودی برای صنعت نیمه‌رسانا کاملاً جدید نیست. تولیدکنندگان تجاری در حال حاضر از نوعی بسته‌بندی سه‌بعدی برای روی هم چیدن تراشه‌های حافظه با پهنای باند بالا یا ترکیب دای‌های پردازنده جداگانه استفاده می‌کنند. با این حال، این روش‌های موجود متکی بر ساخت تراشه‌های مجزا بر روی ویفرهای جداگانه و سپس اتصال فیزیکی آن‌ها به یکدیگر پس از ساخت است. این رویکرد «چیپلت» حجیم است، تراکم اتصالات بین لایه‌ها را محدود می‌کند و مستعد خطاهای تراز میکروسکوپی است.[3]

هدف نهایی طراحی تراشه مدت‌هاست که «ادغام سه‌بعدی یکپارچه» بوده است—فرآیندی که در آن هر لایه جدید ترانزیستور مستقیماً بر روی لایه قبلی، روی همان ویفر، ساخته می‌شود. این امر امکان تراز در مقیاس نانو و افزایش چشمگیر تعداد اتصالات عمودی را فراهم می‌کند. اما تا کنون، یک مانع اساسی در این راه وجود داشت: بودجه حرارتی.[1]

ساخت ترانزیستورهای سیلیکونی تک‌بلوری با کیفیت بالا معمولاً مستلزم پخت ویفرها در دماهای بسیار بالا نزدیک به ۱۰۰۰ درجه سانتیگراد است. در یک فرآیند سه‌بعدی یکپارچه، اولین لایه مدارها همراه با سیم‌کشی ظریف مسی یا آلومینیومی خود قرار داده می‌شود. اگر مهندسان بخواهند لایه دوم سیلیکون را در دمای ۱۰۰۰ درجه روی آن بپزند، اتصالات فلزی لایه زیرین ذوب شده و تراشه را از بین می‌برد.[4]

تلاش‌های قبلی برای حل این مشکل حرارتی شامل استفاده از مواد جایگزین با دمای پایین برای لایه‌های بالایی بود، مانند نانولوله‌های کربنی، اکسیدهای فلزی یا سیلیکون پلی‌کریستالی. متأسفانه، این مواد جایگزین به طور مداوم عملکرد ضعیفی داشتند و تنها کسری از سرعت و قابلیت اطمینان سیلیکون استاندارد را ارائه می‌دادند. تراشه‌های هیبریدی حاصل برای توجیه پیچیدگی ساخت سه‌بعدی بسیار کند بودند.[1]

تیم ایلینوی این مشکل را با حفظ سیلیکون تک‌بلوری استاندارد صنعت حل کرد، اما نحوه اعمال آن را به طور کامل تغییر داد. آن‌ها به جای رشد مستقیم سیلیکون روی تراشه، «نانوممبران‌های» سیلیکونی فوق‌العاده نازک و مستقل را از یک ویفر اهداکننده جداگانه ایجاد می‌کنند. این ممبران‌ها به طرز شگفت‌انگیزی نازک هستند—اندازه‌ای در حدود ۱۰ نانومتر یا کمتر، تقریباً به اندازه یک پروتئین بزرگ.[5]

از آنجا که این ممبران‌ها بسیار نازک هستند، انعطاف‌پذیری بالایی دارند و می‌توانند کاملاً با توپوگرافی میکروسکوپی لایه مدار زیرین مطابقت داشته باشند. محققان از یک فرآیند تخصصی چاپ انتقال-رول برای لمینت کردن این ورق‌های سیلیکونی بر روی ویفر گیرنده استفاده می‌کنند. این فرآیند اتصال به دمایی بیش از ۲۰۰ درجه سانتیگراد نیاز ندارد، که بسیار پایین‌تر از نقطه ذوب سیم‌کشی فلزی زیرین است.

برای محافظت بیشتر از بودجه حرارتی، تیم از طراحی‌های ترانزیستور «بدون پیوند» برای لایه‌های بالایی استفاده کرد. ترانزیستورهای سنتی برای ایجاد پیوندهایی که جریان الکتریکی را کنترل می‌کنند، به مراحل دوپینگ شیمیایی با دمای بالا نیاز دارند. با استفاده از نانوممبران‌های دوپ شده یکنواخت، محققان نیاز به این مراحل با حرارت بالا را به طور کامل حذف کردند و حداکثر دمای پردازش برای کل فرآیند چیدمان را زیر ۴۰۰ درجه سانتیگراد نگه داشتند.[1]

نتایج این فرآیند لمینت با دمای پایین بی‌سابقه است. محققان با موفقیت سه لایه چیده شده از مدارهای فعال را ساختند که هر لایه شامل ۶۲۵ ترانزیستور بود. از آنجا که آن‌ها از سیلیکون تک‌بلوری استاندارد استفاده کردند، ترانزیستورهای لایه بالایی چگالی جریان خروجی بیش از ۶۵۰ میکروآمپر بر میکرومتر را ارائه دادند—که با عملکرد دستگاه‌های سیلیکونی معمولی با دمای بالا مطابقت دارد و عملکرد مواد سه‌بعدی جایگزین را سه تا چهار برابر بهتر می‌کند.[1][3]

نکته مهم این است که بازده تولید برای این دستگاه‌های چیده شده به ۹۸ تا ۱۰۰ درصد شگفت‌انگیز رسید. در صنعت نیمه‌رسانا، که یک نقص میکروسکوپی می‌تواند کل پردازنده را خراب کند، دستیابی به بازده تقریباً کامل در محیط آزمایشگاهی یک شاخص بزرگ برای قابلیت تجاری‌سازی است. این تیم با موفقیت این لایه‌ها را به هم متصل کردند تا گیت‌های منطقی سه‌بعدی و سلول‌های حافظه دسترسی تصادفی ایستا (SRAM) کاربردی ایجاد کنند.[3][4]

پیامدهای عملکرد بسیار فراتر از صرفه‌جویی در فضا است. در یک تراشه مسطح سنتی، داده‌ها باید به صورت افقی در فواصل میکروسکوپی نسبتاً طولانی حرکت کنند، که نیاز به انرژی دارد و «ظرفیت خازنی انگلی» را ایجاد می‌کند—پدیده‌ای که سرعت سیگنال را کاهش می‌دهد. با روی هم چیدن عمودی مدارها، فواصل سیم‌کشی به شدت کوتاه می‌شود. این امر به داده‌ها اجازه می‌دهد تا با پهنای باند بسیار بالاتر و کسری از مصرف برق، بین بلوک‌های منطقی و حافظه حرکت کنند.[5]

این جهش در پهنای باند و بهره‌وری انرژی در یک لحظه حیاتی برای بخش فناوری رخ می‌دهد. رشد انفجاری هوش مصنوعی سخت‌افزار موجود را به محدودیت‌های مطلق خود رسانده است. مدل‌های هوش مصنوعی مدرن به حجم عظیمی از داده‌ها نیاز دارند که بین حافظه و پردازنده‌ها جابه‌جا شوند و گلوگاهی به نام «دیوار حافظه» ایجاد می‌کنند. ادغام سه‌بعدی یکپارچه مستقیماً این سقف را مورد هدف قرار می‌دهد و یک معماری فیزیکی ارائه می‌دهد که می‌تواند تقاضاهای شدید داده‌ای نسل بعدی هوش مصنوعی را مدیریت کند.

در حالی که بسیاری از پیشرفت‌های آکادمیک دهه‌ها طول می‌کشد تا به بازار برسند، این معماری سیلیکونی سه‌بعدی در حال حاضر در مسیر سریع تجاری‌سازی قرار دارد. این تحقیق از طریق مرکز تراشه‌های نیمه‌رسانای پیشرفته با عملکرد شتاب‌یافته، یک ابتکار بنیاد ملی علوم که توسط غول‌های صنعتی از جمله IBM، اینتل (Intel) و شرکت تولید نیمه‌رسانای تایوان (TSMC) حمایت می‌شود، انجام شده است.

با حل شدن چالش‌های فیزیکی بنیادی و حرارتی، تیم ایلینوی اکنون در حال آماده‌سازی برای انتقال فرآیند چاپ-رول خود به یک کارخانه ریخته‌گری نیمه‌رسانای صنعتی است. اگر این تکنیک با موفقیت به تولید انبوه برسد، می‌تواند نقشه‌های راه الکترونیک مصرفی را به طور اساسی بازنویسی کند.[3]

برای مصرف‌کننده معمولی، ورود تراشه‌های سه‌بعدی یکپارچه به یک جهش قابل توجه در فناوری روزمره تبدیل خواهد شد. گوشی‌های هوشمند قادر خواهند بود وظایف پیچیده هوش مصنوعی روی دستگاه را فوراً و بدون تخلیه باتری پردازش کنند، لپ‌تاپ‌ها در حین ارائه عملکرد در سطح دسکتاپ خنک‌تر کار خواهند کرد و دستگاه‌های پوشیدنی بدون افزایش اندازه، قدرت محاسباتی بی‌سابقه‌ای به دست خواهند آورد.[2]

مهم‌تر از همه، این پیشرفت ثابت می‌کند که مرگ قانون مور بسیار اغراق‌آمیز بوده است. در حالی که دوران کوچک شدن ترانزیستورها در یک صفحه مسطح ممکن است به پایان برسد، دوران ساخت رو به بالا تازه آغاز شده است. مهندسان با تبدیل حومه‌های گسترده سیلیکون به آسمان‌خراش‌های متراکم، تضمین کرده‌اند که رشد تصاعدی قدرت محاسباتی برای دهه‌های آینده ادامه خواهد یافت.[2]