رفتن به محتوای اصلی
اعتبارسنجی صوریصنعت نیمه‌هادی· 6 دقیقه مطالعه· در کسب‌وکار

ورود استارتاپ هوش مصنوعی مدیرعامل رابین‌هود به بازار طراحی تراشه با اثبات قضیه ارسطو

استارتاپ هوش مصنوعی ولاد تنف مدل ریاضی خود را برای اعتبارسنجی صوری کدهای C و وریلاگ ارتقا داده است تا جلوی خسارت‌های ده‌ها میلیون دلاری ناشی از خطاهای طراحی پیش از ورود به فاز ساخت تراشه را بگیرد.

به قلم وحید مهرابی

این خبر را به اشتراک بگذارید

گوش‌ دهید

استارتاپ هوش مصنوعی هارمونیک (Harmonic)، که توسط ولاد تنف، مدیرعامل صرافی رابین‌هود پایه‌گذاری شده، سیستم اثبات ریاضی قضایای خود را برای سنجش نرم‌افزارهای تجاری و طراحی‌های سخت‌افزاری ارتقا داد. این شرکت روز سه‌شنبه رسماً اعلام کرد مدل اختصاصی‌اش موسوم به «ارسطو» (Aristotle) اکنون توانایی اعتبارسنجی صوری کدهای نوشته‌شده به زبان‌های C و Verilog را به دست آورده و از حل مسائل ریاضی صِرف، وارد حوزه حل چالش‌های فنی در ابعاد صنعتی شده است.[1][4]

وریلاگ زبان پایه توصیف سخت‌افزار است که مهندسان مدار در سراسر جهان برای طراحی مدارهای مجتمع و پردازنده‌ها از آن استفاده می‌کنند. افزودن امکان پردازش وریلاگ به مدل ارسطو به تیم‌های مهندسی این امکان را می‌دهد که کارکرد بی‌نقص تراشه‌های پیچیده را پیش از انتقال به خط تولید به‌صورت ریاضی اثبات کنند و یکی از پرهزینه‌ترین گلوگاه‌های زنجیره ساخت نیمه‌هادی را از میان بردارند.[1][3]

این سامانه هوشمند با واکاوی محدودیت‌های سخت منطقی در معماری مدار، سناریوهای پنهان و حاشیه‌ای را که آزمون‌های شبیه‌سازی سنتی متوجه آن‌ها نمی‌شوند، شناسایی می‌کند. بررسی صحت مدارها در روش‌های رایج به‌شدت به محیط‌های شبیه‌سازی وابسته است؛ فرآیندی که حجم عظیمی از توان پردازشی و زمان را مصرف می‌کند و همچنان در برابر خطای انسانی آسیب‌پذیر است، تا جایی که مرحله اعتبارسنجی گاه بیش از نیمی از کل زمان توسعه یک ریزمعماری جدید را می‌بلعد.[2][4]

حتی دقیق‌ترین پروتکل‌های شبیه‌سازی تجربی نیز تضمینی برای جلوگیری از عبور خطاهای منطقی ظریف و ورود آن‌ها به مرحله حک روی سیلیکون نیستند. هنگامی که یک نقص طراحی روی لایه فیزیکی سیلیکون تثبیت شود، دیگر امکان اصلاح آن با به‌روزرسانی نرم‌افزاری وجود ندارد و خطاهای منطقی در بخش کنترلر حافظه یا واحد محاسباتی می‌توانند میلیون‌ها تراشه تولیدشده را مستقیماً به زباله تبدیل کنند.[3][5]

حذف خطاهای پرهزینه سیلیکون

بروز نقص سخت‌افزاری پس از ورود تراشه به خط تولید انبوه، نیازمند طراحی مجدد معماری و تکرار پرهزینه فرآیند چاپ و ساخت موسوم به «ری‌اسپین» (Respin) است؛ رخدادی که بین ۶ تا ۱۲ ماه عرضه محصول نهایی را به تعویق می‌اندازد و در هر نوبت ده‌ها میلیون دلار زیان مستقیم به سازندگان نیمه‌هادی وارد می‌آورد.[2][3]

هزینه جبران خطاهای منطقی سخت‌افزار با ورود تراشه به خط تولید فیزیکی سیلیکون به صورت تصاعدی بالا می‌رود.

رویکرد هارمونیک، حذف روش‌های آزمون احتمالی و جایگزینی آن با قطعیت مبتنی بر اثبات ریاضی است. مدل ارسطو سازوکاری منطبق بر اثبات‌کننده قضایا دارد و برخلاف مدل‌های زبانی بزرگ رایج، به حدس احتمالاتی کلمات روی نمی‌آورد و راه‌حل‌های فریبنده اما اشتباه تولید نمی‌کند.[1][4]

این موتور هوش مصنوعی با تولید یک برهان صوری ریاضی، انطباق مطلق کدهای وریلاگ را با محدودیت‌های مهندسی از پیش‌تعیین‌شده بررسی می‌کند. چنانچه رخنه‌ای در منطق کد وجود داشته باشد، مدل مسیر ریاضی دقیق شکست مدار را استخراج می‌کند تا مهندسان بتوانند بلافاصله ریشه نقص را اصلاح کنند.[1][5]

پشتیبانی از زبان برنامه‌نویسی C نیز این دقت ریاضی را به لایه‌های پایین سیستم‌های نرم‌افزاری تعمیم می‌دهد؛ زبانی که ستون فقرات سیستم‌های عامل، دستگاه‌های تعبیه‌شده (Embedded) و زیرساخت‌های حیاتی محسوب می‌شود و هرگونه نشت حافظه یا سرریز بافر در آن، اختلالات سیستمیک به همراه دارد.[3][4]

پیوند میان ریاضیات محض و مهندسی صنعت

انگیزه اصلی تنف از راه‌اندازی هارمونیک، مهار مشکل فراگیر توهم در مدل‌های هوش مصنوعی زاینده بوده است. در حالی که مدل‌های زبانی به تخمین کلمه محتمل بعدی متکی هستند، موتورهای اثبات قضیه ناچارند از قواعد قطعی و اثبات‌پذیر منطق صوری پیروی کنند.[2][4]

نسخه‌های اولیه مدل ارسطو در ابتدا برای حل معادلات پیچیده المپیادهای جهانی ریاضی طراحی شده بودند. انتقال این سامانه به درک زبان وریلاگ، مستلزم ترجمه و نگاشت مستقیم قواعد نحوی زبان توصیف سخت‌افزار بر اصول زیربنایی منطق ریاضی بوده است.[1][3]

تحلیلگران صنعت اشاره می‌کنند که اعتبارسنجی صوری همواره به دلیل نیاز مفرط به نیروی انسانی متخصص، سهم محدودی در خطوط تولید تجاری داشته است. تدوین دستی این براهین ریاضی نیازمند متخصصانی نادر و مسلط بر هر دو دانش منطق صوری پیشرفته و ریزمعماری نیمه‌هادی‌هاست؛ همین امر باعث شده این شیوه صرفاً به بخش‌های فوق‌حساس پردازنده‌ها نظیر واحدهای رمزنگاری و هسته‌های امنیتی محدود بماند.[4][5]

تصویرگری: روش‌های سنتی سنجش مدار به شبیه‌سازی‌های پرهزینه اتکا دارند که حجم عظیمی از زمان و توان پردازشی را مصرف می‌کند.

خودکارسازی فرآیند اثبات قضیه توسط هارمونیک، ابزار گران‌قیمت اعتبارسنجی صوری را در اختیار شرکت‌های کوچک‌تر طراحی تراشه و محققان مستقل قرار می‌دهد؛ گامی که زمان اعتبارسنجی ریزمعماری‌های مدرن را به شکل محسوس کاهش داده و آهنگ نوآوری در این صنعت را تندتر می‌کند.[2][3]

رقابت بر سر هوش مصنوعی غیرقابل‌نفوذ

رونمایی از این قابلیت در شرایطی رخ می‌دهد که تقاضا برای تولید شتاب‌دهنده‌های پیچیده‌تر هوش مصنوعی به اوج رسیده است. با افزایش ترانزیستورها برای پردازش شبکه‌های عصبی متراکم، احتمال بروز خطاهای ویرانگر در منطق مدار به صورت تصاعدی بالا می‌رود.[3][4]

ورود هارمونیک به عرصه اعتبارسنجی مدار، این شرکت نوپا را در برابر غول‌های اتوماسیون طراحی الکترونیکی (EDA) قرار می‌دهد؛ بازیگران باسابقی نظیر سایناپسیس (Synopsys) و کیدنس (Cadence) که بازارهای سنجش شبیه‌سازی و تحلیل صوری را در قبضه دارند.[4][5]

با این حال، تکیه بر یک مدل تخصصی اثبات ریاضی قضایا می‌تواند برگ برنده‌ای برای مدیریت کدهای به‌هم‌پیوسته و عظیم تراشه‌های پیشرفته باشد. ارسطو برای بسط قدرت استدلال خود طراحی شده و مسائل گسترده را به گزاره‌های منطقی تفکیک‌پذیر خرد می‌کند.[1][2]

هارمونیک هنوز شرایط همکاری‌های تجاری یا ساختار قیمت‌گذاری ابزارهای بررسی وریلاگ و C را فاش نکرده است. دسترسی زودهنگام در حال حاضر به چند تیم منتخب مهندسی محدود شده تا عملکرد سامانه روی تراشه‌های واقعی ارزیابی شود و چالش‌های اجرای مدل روی کدهای موروثی و قدیمی سنجیده شود.[1][4]

برخلاف مدل‌های زبانی مبتنی بر حدس و احتمال، سیستم‌های اثبات قضیه با تکیه بر اصول ریاضی پدیده توهم را کاملاً حذف می‌کنند.

اطلاعیه‌ها و اسناد ارائه‌شده از سوی هارمونیک فاقد جدول زمانی مشخصی از سوی تنف یا اعضای فنی برای عرضه نسخه عمومی و تجاری است. این شرکت پس از مراحل اولیه جذب سرمایه، رویکرد رسانه‌ای محتاطانه‌ای در پیش گرفته و تمام منابع را متمرکز بر بهبود توان محاسباتی مدل کرده است.[1][3]

افق‌های کاربرد در زیرساخت‌های حیاتی

کارشناسان امنیت نرم‌افزار این تحول را پیشرفتی اساسی برای شناسایی آسیب‌پذیری‌های روز صفر پیش از استقرار سیستم‌ها می‌دانند. اثبات ریاضی نبود سرریز بافر در کدهای C، عملاً طیف وسیعی از حملات سایبری سنگین را در نطفه خاموش می‌کند.[3][5]

این سازوکار در صنایع هوافضا و خودروسازی، جایی که خطا در کد به بهای جان انسان‌ها تمام می‌شود، پتانسیل تحول‌آفرین دارد؛ به‌ویژه آنکه نهادهای ناظر بین‌المللی استفاده از اعتبارسنجی صوری را برای سامانه‌های ناوبری خودران، تجهیزات پزشکی و هدایت پرواز الزامی کرده‌اند.[2][4]

هارمونیک قصد دارد در ماه‌های آینده گستره ارسطو را به زبان‌های بیشتری فراتر از وریلاگ و C توسعه دهد. تیم مهندسی اکنون در تلاش است سازوکار اثبات قضیه را با زبان راست (Rust) که زبانی ایمن از نظر مدیریت حافظه در برنامه‌نویسی سیستمی است، منطبق کند.[1][3]

سرنوشت تجاری ابزارهای خودکار اعتبارسنجی صوری در گرو سازگاری بدون اصطکاک آن‌ها با روال‌های کاری مهندسان است. چنانچه هارمونیک بتواند اثبات ریاضی را وارد چرخه‌های یکپارچه‌سازی مداوم (CI) کند، زیربنای مهندسی سخت‌افزارها و نرم‌افزارهای حساس دچار تحولی بنیادین خواهد شد.[4][5]

نکات کلیدی

  • هارمونیک مدل ریاضی ارسطو را برای اعتبارسنجی صوری و ریاضی کدهای C و زبان سخت‌افزاری وریلاگ بهینه‌سازی کرد.
  • این سامانه پیش از آغاز مراحل فیزیکی تولید یا انتشار، عاری بودن کدها و معماری تراشه را از نقص‌های منطقی تضمین می‌کند.
  • خودکارسازی اعتبارسنجی صوری از خسارت‌های ده‌ها میلیون دلاری بازطراحی و ساخت مجدد سیلیکون‌های معیوب جلوگیری می‌کند.
  • این اقدام استارتاپ هارمونیک، رقابت مستقیمی را با شرکت‌های باسابقه نرم‌افزارهای اتوماسیون طراحی الکترونیک کلید می‌زند.

آنچه نمی‌دانیم

  • استراتژی قیمت‌گذاری هارمونیک برای عرضه این ابزار به شرکت‌های بزرگ نیمه‌هادی هنوز مشخص نیست.
  • میزان کارایی مدل ارسطو روی کدهای موروثی و قدیمی که بر مبنای اعتبارسنجی صوری پیاده‌سازی نشده‌اند، روشن نیست.
  • زمان‌بندی دقیق برای پشتیبانی از سایر زبان‌های ایمن در مدیریت حافظه نظیر زبان راست نامشخص است.
موافقان اعتبارسنجی صوری 40%غول‌های سنتی EDA 35%پژوهشگران امنیت نرم‌افزار 25%
موافقان اعتبارسنجی صوری
معتقدند اثبات ریاضی تنها شیوه قابل اتکا برای مصون‌سازی زیرساخت‌های حیاتی سخت‌افزاری و نرم‌افزاری در برابر خطاهای فاجعه‌بار است.
غول‌های سنتی EDA
تاکید دارند که آزمون‌های شبیه‌سازی سنتی همچنان نقشی حیاتی دارند و مدل‌های جدید هوش مصنوعی باید در جریان‌های کاری موجود ادغام شوند.
پژوهشگران امنیت نرم‌افزار
بر پتانسیل موتورهای اثبات قضیه در ریشه‌کن کردن رخنه‌های روز صفر و خطاهای حافظه در زبان‌های سطح پایین مثل C تمرکز دارند.

دیدگاه‌هایی که این گزارش پوشش نداده

  • مهندسان مستقل معماری نیمه‌هادی که این ابزار را در عمل آزموده‌اند
  • توسعه‌دهندگان سنتی نرم‌افزارهای اتوماسیون طراحی الکترونیک (EDA)

منابع

پوشش منابع

5 منبع

3 دیدگاه شناسایی‌شده

موافقان اعتبارسنجی صوری 40%غول‌های سنتی EDA 35%پژوهشگران امنیت نرم‌افزار 25%
  1. [1]Harmonicموافقان اعتبارسنجی صوری

    Aristotle Expands Into Formal Verification for Software and Hardware, Starting With C and Verilog

    مطالعه در Harmonic →
  2. [2]Superpower Dailyموافقان اعتبارسنجی صوری

    Harmonic adds software and chip-design verification to its Aristotle AI model

    مطالعه در Superpower Daily →
  3. [3]NewsBytesپژوهشگران امنیت نرم‌افزار

    Harmonic's Aristotle now spots software bugs and chip design vulnerabilities

    مطالعه در NewsBytes →
  4. [4]The Economic Timesغول‌های سنتی EDA

    Robinhood CEO's AI startup Harmonic expands into software, chip design verification

    مطالعه در The Economic Times →
  5. [5]Daily Journalپژوهشگران امنیت نرم‌افزار

    Harmonic estende o Aristotle à verificação formal de software e hardware

    مطالعه در Daily Journal →
گوش‌ دهید

نظرات

همیشه در جریان باشید

هر زاویه. هر روز.

اخبار کسب‌وکار با پوشش کامل منابع و تحلیل دیدگاه‌ها، هر روز و رایگان.