چگونه انباشتن تراشه‌های DRAM روی میان‌نهشت‌های سیلیکونی فرکانس کلاک را فدای گذرگاه ۱۰۲۴ بیتی می‌کند

مدل‌های مدرن هوش مصنوعی اکنون ترابایت‌ها داده را در هر ثانیه پردازش می‌کنند؛ فرآیندی که مرزهای توان مصرفی حافظه‌های سنتی کامپیوتر را به‌طور بنیادین در هم شکسته است. برای جلوگیری از داغ شدن و ذوب شدن پردازنده‌ها زیر بار تقاضای سهمگین انتقال پرسرعت داده، صنعت نیمه‌رسانا ناچار شده بردهای مدار چاپی متداول را کنار بگذارد و تراشه‌های حافظه را مستقیماً بر روی لایه‌های میانی سیلیکونی (Interposer) سوار کند.[4]

این جهش معماری، گذرگاه‌های داده باریک و با فرکانس بالا را با مسیرهای موازی و عظیم ۱۰۲۴ بیتی جایگزین می‌کند. مهندسان با فدا کردن سرعت کلاک به نفع پهنای فیزیکی مسیر، توانسته‌اند انرژی مورد نیاز برای جابه‌جایی هر تک‌بیت داده را بیش از ۴۰ درصد کاهش دهند.[1][4]

گذار از حافظه‌های گرافیکی استاندارد به حافظه با پهنای باند بالا (HBM) بازتعریفی بنیادین در نحوه جابه‌جایی داده‌هاست. معماری میان‌نهشت به جای آنکه بیت‌ها را با فرکانس‌های سرسام‌آور از لوله‌ای بسیار باریک عبور دهد، هزاران بیت را به‌صورت هم‌زمان و با سرعتی بسیار ملایم‌تر و در دمایی خنک‌تر منتقل می‌کند.[2]

دیوار حافظه و تله فرکانس

برای چندین دهه، رویکرد استاندارد جهت افزایش پهنای باند حافظه، بالا بردن فرکانس کلاک بود. ماژول‌های حافظه مرسوم، نظیر DDR یا GDDR، بر پایه گذرگاه‌های داده نسبتاً باریک — معمولاً ۳۲ یا ۶۴ بیت — کار می‌کنند.

این گذرگاه‌های باریک برای سیراب کردن پردازنده‌هایی که روزبه‌روز تشنه‌تر می‌شدند، ناچار بودند با سرعت‌های سرسام‌آوری فعالیت کنند. پیکربندی‌های نوین GDDR6X که اغلب در کارت‌های گرافیک مصرفی به کار می‌روند، به نرخ انتقال تا ۲۳ گیگابیت بر ثانیه به ازای هر پین نیاز دارند تا صرفاً پهنای باند قابل قبولی ارائه دهند.[1]

با این حال، هدایت سیگنال‌های الکتریکی با چنین فرکانس‌هایی در امتداد یک برد مدار چاپی معمولی نیازمند مصرف انرژی عظیمی است. با جهش سرعت کلاک، توان مورد نیاز برای حفظ سلامت سیگنال و غلبه بر مقاومت الکتریکی در سراسر مدار به صورت تصاعدی بالا می‌رود.[1][2]

این پدیده که در ادبیات فنی «دیوار حافظه» نامیده می‌شود، باعث شد پردازنده‌های قدرتمند بخش عمده‌ای از انرژی خود را صرفاً برای جابه‌جایی داده تلف کنند، نه برای محاسبه واقعی آن. در بارهای کاری سنگین گرافیکی و آموزش مدل‌های زبانی، این شیوه‌ی مقیاس‌پذیری از طریق فرکانس، از نظر حرارتی به بن‌بست رسید.[2]

مهندسان دریافتند که بالا بردن مداوم نرخ کلاک سرانجام سبب خواهد شد که رابط حافظه تمام بودجه توان کل سرور را ببلعد. در نتیجه برای جداسازی مقوله پهنای باند از فرکانس، رویکردی کاملاً متمایز نیاز بود.[2][3]

راهکار میان‌نهشت سیلیکونی

طراحان برای فرار از تله فرکانس، میان‌نهشت سیلیکونی (Silicon Interposer) را معرفی کردند که جزئی حیاتی در بسته‌بندی پیشرفته ۲٫۵بعدی محسوب می‌شود. میان‌نهشت، بستری تختی از جنس سیلیکون است که درست میان پردازنده، تراشه‌های حافظه و برد زیرین بسته قرار می‌گیرد.

برخلاف بردهای مدار چاپی سنتی، ساخت میان‌نهشت سیلیکونی با همان روش‌های دقیق لیتوگرافی میکروسکوپی تراشه‌های نیمه‌رسانا انجام می‌شود. این قابلیت امکان پیاده‌سازی سیم‌کشی‌های فوق‌العاده ظریف در مقیاس زیرمیکرون را فراهم کرده و شبکه‌ای بی‌نهایت متراکم از اتصالات الکتریکی پدید می‌آورد.

با قرارگیری پردازنده و تراشه‌های حافظه در کنار یکدیگر روی این بستر سیلیکونی، فاصله فیزیکی حرکت داده از چند اینچ به چند میلی‌متر تقلیل می‌یابد. این نزدیکی چشمگیر، مقاومت الکتریکی و افت سیگنال در طول مسیر را به حداقل ممکن می‌رساند.

نکته تعیین‌کننده اینجاست که میان‌نهشت فضای فیزیکی لازم برای هدایت حجم عظیمی از خطوط اتصال موازی را تأمین می‌کند. هدایت هزاران سیم میکروسکوپی روی مادربوردهای معمولی از نظر فیزیکی ناممکن است، اما میان‌نهشت سیلیکونی این کار را به‌راحتی میسر می‌سازد.[3]

این معماری، یکپارچه‌سازی ناهمگون بخش منطقی (پردازنده) و حافظه را در قالب یک بسته واحد عملی می‌کند. بر اساس مستندات فنی ساینوپسیس در سال ۲۰۲۱، میان‌نهشت مانند کانال انتقال سیگنال عمل می‌کند که باید برای هر تراشه به‌صورت اختصاصی طراحی شود.

انباشتن DRAM برای موازی‌سازی فضایی

با فراهم شدن این بستر سیلیکونی، سازندگان معماری حافظه دسترسی تصادفی پویا (DRAM) را از پایه بازطراحی کردند. در فناوری حافظه با پهنای باند بالا (HBM)، به‌جای چیدن تراشه‌ها در کنار هم روی بردهای معمولی، چندین لایه نازک DRAM روی هم انباشته می‌شوند تا در فضا صرفه‌جویی شود.[3]

این لایه‌های عمودی از طریق گذرگاه‌های درون‌سیلیکونی موسوم به TSV به هم متصل می‌شوند؛ ستون‌های میکروسکوپی از جنس مس که مستقیماً از دل سیلیکون عبور می‌کنند تا سیگنال‌های داده و توان الکتریکی را به‌طور عمودی در سرتاسر بسته جابه‌جا نمایند.[3]

ترکیب این چیدمان عمودی سه‌بعدی با سیم‌کشی‌های فوق‌متراکم میان‌نهشت، به ایجاد رابط حافظه‌ای بی‌نهایت عریض می‌انجامد. یک بسته تک HBM معمولاً دارای گذرگاهی به پهنای ۱۰۲۴ بیت است؛ رقمی که چندین برابر از گذرگاه‌های متداول ۳۲ یا ۶۴ بیتی فراتر می‌رود.[1][2]

فناوری HBM با به‌کارگیری ۱۶ کانال مستقل ۶۴ بیتی در هر بسته، به موازی‌سازی فضایی عظیمی دست می‌یابد. سامانه می‌تواند در هر چرخه کلاک، ۱۰۲۴ بیت داده را منتقل کند که این امر معادلات پهنای باند را به‌کلی دگرگون کرده است.[1]

چنین ساختاری به یک بسته HBM3 اجازه می‌دهد پهنای باندی تا ۸۱۹ گیگابایت بر ثانیه ارائه کند؛ بازدهی خیره‌کننده‌ای که در ابعادی بسیار فشرده تحقق می‌یابد و برای محیط‌های پرتراکم سرور ایده‌آل است.[1]

معامله فرکانس با پهنای مسیر

عرض گذرگاه ۱۰۲۴ بیتی به HBM امکان می‌دهد بدون نیاز به فرکانس‌های کلاک نجومی، به پهنای باند ترابایتی دست پیدا کند. از آنجا که حجم داده‌ها به‌صورت موازی جابه‌جا می‌شود، هر پین می‌تواند در کسری از سرعت حافظه‌های GDDR کار کند.[1][2]

به عنوان نمونه، در حالی که GDDR6X برای رسیدن به پهنای باند خود نیازمند نرخ انتقال ۲۳ گیگابیت بر ثانیه به ازای هر پین است، HBM3 پهنای باند کلی به‌مراتب بالاتری را با نرخ تنها ۶٫۴ گیگابیت بر ثانیه در هر پین تحویل می‌دهد.[1]

کاهش فرکانس کلاک، سازوکار اصلی افت چشمگیر مصرف انرژی است؛ فرکانس پایین‌تر به ولتاژ کمتری برای هدایت سیگنال نیاز دارد و مسیرهای کوتاه‌تر و بدون پایانه روی میان‌نهشت نیز تلفات توان را به حداقل می‌رسانند.[1]

نتیجه کار، الگوی انتقالی بسیار بهینه‌تر است که عرض مسیر را بر سرعت سیگنال ترجیح می‌دهد. جابه‌جایی آهسته‌تر داده از میان تعداد بی‌شماری خط موازی، اتلاف حرارتی ناشی از فرکانس بالا را کاملاً برطرف می‌سازد.[2]

این رویکرد «عریض، آرام و طبقاتی» صدها گیگابایت بر ثانیه پهنای باند را در فرکانس‌هایی نسبتاً پایین به ارمغان می‌آورد و پایانی است بر دوران تکیه بر سرعت خام کلاک.[2]

محاسبه عینی بازدهی مصرف انرژی

کاهش مصرف انرژی در این بازطراحی معماری کاملاً قابل سنجش است. بهره‌وری حافظه معمولاً با واحد پیکوژول بر بیت (pJ/bit) اندازه‌گیری می‌شود که هزینه دقیق جابه‌جایی یک بیت داده را بازتاب می‌دهد.[1]

در بارهای کاری هم‌ارز، حافظه GDDR6X حدود ۴٫۲ پیکوژول بر بیت انرژی مصرف می‌کند. در نقطه مقابل، HBM3 این رقم را به ۲٫۵ پیکوژول بر بیت می‌رساند که تخفیف قابل‌توجهی در هزینه‌های انرژی سیستم به شمار می‌آید.[1]

کاهش ۴۰٫۴ درصدی مصرف انرژی به ازای هر بیت، مستقیماً ناشی از ترکیب میان‌نهشت سیلیکونی و گذرگاه ۱۰۲۴ بیتی است؛ برقی که قبلاً صرف سلامت سیگنال‌های پرفرکانس می‌شد، اکنون ذخیره شده و به پردازش واقعی اختصاص می‌یابد.[1][4]

در مراکز داده عظیم و خوشه‌های پردازش هوش مصنوعی، این میزان از بهره‌وری مرز میان عملیاتی بودن یا نبودن پروژه‌هاست. اگر صرفه‌جویی انرژی حاصل از HBM نبود، گرمای تولیدی شتاب‌دهنده‌های فعلی هوش مصنوعی از توان سامانه‌های خنک‌کننده فراتر می‌رفت.[3]

علاوه بر این، تمرکز حرارتی ناشی از روی هم قرار گرفتن لایه‌ها با فناوری‌های پیشرفته پیوند فشاری-حرارتی مهار می‌شود تا گرمای پشته حافظه مانع از کارکرد بهینه پردازنده مجاور نشود.[1]

پیچیدگی‌ها و محدودیت‌های تولید

البته معماری میان‌نهشت سیلیکونی با وجود مزایای بی‌شمار در انرژی و پهنای باند، پیچیدگی‌های ساخت بسیار دشواری به همراه دارد. تولید میان‌نهشت مستلزم قوانین طراحی خاص و لیتوگرافی پرهزینه است که به قیمت تمام‌شده بسته نهایی می‌افزاید.

همچنین ایجاد گذرگاه‌های عمودی سیلیکونی (TSV) و تراز کردن دقیق اتصالات میکرومتری در فرآیند انباشت سه‌بعدی به دقتی خارق‌العاده نیازمند است. کوچک‌ترین نقص در هزاران اتصال میکروسکوپی می‌تواند کل ماژول حافظه را بلااستفاده کند.

از آنجا که پردازنده و حافظه در یک بسته مشترک روی یک میان‌نهشت قرار می‌گیرند، نقص در ماژول حافظه ممکن است به نابودی تراشه گران‌قیمت پردازنده منجر شود؛ خطری که بازدهی تولید را به چالش کشیده و HBM را بسیار گران‌تر از حافظه‌های مجزا می‌کند.

تضمین قابلیت اطمینان، کنترل کیفیت و آزمایش‌های بسیار سخت‌گیرانه‌ای را در تمام مراحل ساخت ایجاب می‌کند. فناوری‌های پیشرفته بسته‌بندی برای تجمیع HBM، موانع فنی ورود سازندگان جدید به این بازار را بسیار بالا برده‌اند.

با وجود این هزینه‌ها، نیاز پردازشی سامانه‌های پیشرفته چاره دیگری باقی نگذاشته است. صنعت نیمه‌رسانا به دلیل بهره‌وری انرژی جایگزین‌ناپذیر گذرگاه ۱۰۲۴ بیتی، دشواری‌ها و هزینه‌های بسته‌بندی ۲٫۵بعدی را به جان خریده است.[3]

آینده معماری‌های گذرگاه عریض

با تداوم افزایش تقاضا، صنعت آماده می‌شود تا موازی‌سازی فضایی را حتی فراتر ببرد. نسل آتی HBM4 قرار است عرض گذرگاه داده را دو برابر کند و آن را از ۱۰۲۴ بیت به ۲۰۴۸ بیت در هر پشته ارتقا دهد.[2][3]

این تحول به میان‌نهشت‌های متراکم‌تر و روش‌های بسته‌بندی پیچیده‌تری نیاز دارد. مهندسان امیدوارند با عریض‌تر کردن مسیر داده، پهنای باند را به بیش از ۲ ترابایت بر ثانیه به ازای هر پشته برسانند، بدون اینکه کارایی مصرف انرژی مختل شود.[2][3]

اصل بنیادینی که HBM پایه‌گذاری کرد — اینکه پهنای فضایی بهینه‌تر از فرکانس زمانی است — طراحی حافظه را در آینده قابل‌پیش‌بینی شکل خواهد داد. میان‌نهشت‌های سیلیکونی مسیر رایانش با کارایی بالا را برای همیشه تغییر داده‌اند.[2]

تجربه انباشتن لایه‌های DRAM نشان داد که برای غلبه بر محدودیت‌های فیزیکی، گاهی باید هندسه مسئله را عوض کرد. با توسعه تراشه‌ها به سمت بالا و پهنا، صنعت توانست جریان بی‌وقفه داده را بدون خطر ذوب شدن سرورها تضمین کند.[4]