کالبدشکافی حافظه‌های HBM: چرا تراشه‌های هوش مصنوعی بدون این برج‌های سیلیکونی فلج می‌شوند؟

مدل‌های هوش مصنوعی که امروز روی گوشی یا مرورگر خود استفاده می‌کنید، به دلیل پردازنده‌های سریع‌تر باهوش نشده‌اند؛ آن‌ها سریع‌اند چون مهندسان موفق شده‌اند حافظه را به معنای واقعی کلمه سوراخ کنند و آن را روی هم بچینند. در دنیای پردازش‌های سنگین، پردازنده‌ها (GPU) به قدری سریع شده‌اند که بیشتر وقت خود را در انتظار رسیدن داده‌ها تلف می‌کنند. این پدیده که به «دیوار حافظه» (Memory Wall) معروف است، گلوگاه اصلی هوش مصنوعی است.[1]

در کامپیوترهای سنتی، تراشه‌های حافظه (RAM) روی یک برد مدار چاپی سبز رنگ در کنار پردازنده قرار می‌گیرند. داده‌ها برای رسیدن به پردازنده باید مسافتی چند سانتی‌متری را طی کنند. این مسیر مانند یک جاده دو بانده است؛ مهم نیست ماشین‌ها چقدر سریع حرکت کنند، در نهایت ترافیک ایجاد می‌شود. حافظه‌های گرافیکی (GDDR) با افزایش سرعت کلاک سعی در حل این مشکل دارند، اما سرعت بالا به معنای مصرف انرژی وحشتناک و تولید گرمای غیرقابل کنترل است.[1]

حافظه با پهنای باند بالا (HBM) این پارادایم را کاملاً تغییر داد. ایده اصلی ساده اما اجرای آن به شدت پیچیده است. به گفته مهندسان شرکت زیمنس (Siemens): «HBM با اتخاذ یک معماری سه‌بعدی انباشته، این گلوگاه طراحی حافظه‌های مسطح سنتی را اساساً می‌شکند. با روی هم چیدن عمودی قالب‌های حافظه و اتصال آن‌ها با استفاده از TSV، حافظه HBM سطح بی‌سابقه‌ای از دسترسی موازی به داده‌ها را فراهم می‌کند.» این معماری سه‌بعدی، فاصله فیزیکی را از چند سانتی‌متر به چند میلی‌متر کاهش می‌دهد.

اما چگونه می‌توان چند تراشه سیلیکونی را روی هم قرار داد و همه آن‌ها را به پردازنده متصل کرد؟ پاسخ در تکنولوژی شگفت‌انگیزی به نام TSV (Through-Silicon Via) نهفته است. در این روش، هزاران سوراخ میکروسکوپی با لیزر مستقیماً از وسط قالب‌های سیلیکونی حافظه دریل می‌شود. سپس این سوراخ‌ها با مس پر می‌شوند تا ستون‌های رسانای عمودی ایجاد کنند. این ستون‌ها، طبقات مختلف این آسمان‌خراش سیلیکونی را به هم متصل می‌کنند.[1]

این برج‌های حافظه مستقیماً روی مادربرد قرار نمی‌گیرند. آن‌ها به همراه پردازنده اصلی روی یک لایه سیلیکونی واسط به نام «اینترپوزر» (Interposer) سوار می‌شوند. اینترپوزر دارای ده‌ها هزار سیم‌کشی میکروسکوپی است که پردازنده را به حافظه‌های HBM متصل می‌کند. این اتصال به قدری متراکم است که یک تراشه HBM3e دارای رابط ۱۰۲۴ بیتی است، در حالی که یک تراشه GDDR6 معمولی تنها یک رابط ۳۲ بیتی دارد.

این رابط عظیم ۱۰۲۴ بیتی به HBM اجازه می‌دهد تا به جای تکیه بر سرعت کلاک بالا (که انرژی زیادی مصرف می‌کند)، حجم عظیمی از داده‌ها را در سرعت‌های پایین‌تر و با بهره‌وری انرژی بسیار بالاتر جابه‌جا کند. یک پشته HBM3e می‌تواند بیش از ۱.۲ ترابایت داده را در یک ثانیه منتقل کند. این معادل انتقال صدها فیلم با کیفیت 4K در یک چشم به هم زدن است.[2][3]

اما پشت این اعداد خیره‌کننده، یک کابوس تولیدی پنهان است. بازاریابی شرکت‌ها HBM را به عنوان یک راهکار جادویی معرفی می‌کند، اما واقعیت فیزیکی بسیار بی‌رحم است. سوراخ کردن سیلیکون شکننده با هزاران TSV و تراز کردن دقیق آن‌ها در مقیاس نانومتر، باعث می‌شود نرخ خرابی (Yield) در تولید بسیار بالا باشد. اگر تنها یکی از این هزاران اتصال میکروسکوپی در یک برج ۱۲ طبقه‌ای قطع شود، کل پشته حافظه بی‌مصرف می‌شود.[2][4]

چالش دوم، فیزیک حرارت است. وقتی شما ۱۲ لایه سیلیکون فعال را روی هم می‌چینید، لایه‌های میانی به شدت داغ می‌شوند و هیچ راه فرار مستقیمی برای گرما ندارند. خنک کردن این برج‌های متراکم یکی از بزرگترین موانع در طراحی شتاب‌دهنده‌های هوش مصنوعی است. به همین دلیل است که تراشه‌هایی مانند H100 انویدیا به سیستم‌های خنک‌کننده عظیم نیاز دارند.[4]

با وجود این چالش‌ها، صنعت چاره‌ای جز پیشروی ندارد. استاندارد جدید HBM4 که در آوریل ۲۰۲۵ توسط JEDEC نهایی شد، این معماری را به سطح جدیدی برده است. HBM4 عرض رابط را دو برابر کرده و به ۲۰۴۸ بیت رسانده است، که پهنای باند را به بیش از ۲ ترابایت بر ثانیه برای هر پشته می‌رساند.[1]

معماری HBM نشان می‌دهد که صنعت نیمه‌هادی به مرزهای فیزیکی پردازش مسطح رسیده است. ما دیگر نمی‌توانیم فقط با کوچک‌تر کردن ترانزیستورها سرعت را افزایش دهیم؛ مهندسان مجبور شده‌اند به معماری سه‌بعدی، دریل کردن سیلیکون و مدیریت حرارتی در مقیاس نانومتر روی بیاورند. دفعه بعد که یک مدل هوش مصنوعی در کسری از ثانیه به شما پاسخ داد، به یاد داشته باشید که این سرعت مدیون برج‌های میکروسکوپی و داغی است که در کنار پردازنده، داده‌ها را پمپاژ می‌کنند.[4]