اولین تراشه سه‌بعدی یکپارچه در کارخانه آمریکایی تولید شد؛ وعده ۱۰۰۰ برابر بهره‌وری انرژی برای هوش مصنوعی

روایت غالب در سخت‌افزار هوش مصنوعی بر یک تصور غلط اساسی بنا شده است: اینکه گلوگاه اصلی که هوش مصنوعی مدرن را محدود می‌کند، کمبود قدرت محاسباتی خام است. این فرض، صنعت را به سمت تلاش بی‌وقفه برای قرار دادن ترانزیستورهای بیشتر روی قطعات سیلیکونی مسطح و افزایش سرعت کلاک سوق می‌دهد، با این باور که پردازنده‌های سریع‌تر تنها راه برای کارآمدتر کردن مدل‌هایی مانند ChatGPT و Claude هستند. مواد تبلیغاتی سازندگان پیشرو تراشه این ایده را تقویت می‌کنند و عمدتاً بر ترافلاپس و تعداد هسته‌ها تمرکز دارند. با این حال، شواهد تجربی نشان می‌دهد که این صنعت در حال حل مسئله اشتباهی است. محدودیت واقعی این نیست که یک تراشه چقدر سریع می‌تواند محاسبه کند، بلکه این است که چقدر سریع می‌توان داده را به آن رساند.[4]

تحلیل‌های سخت‌افزاری به طور مداوم به مقصر دیگری اشاره می‌کنند که در محافل مهندسی به عنوان «دیوار حافظه» شناخته می‌شود. این اصطلاح به زمان و انرژی تلف شده برای جابجایی داده‌ها بین آرایه‌های حافظه و واحدهای پردازشی اشاره دارد. در معماری‌های سنتی تراشه دو بعدی، اجزا روی یک صفحه واحد چیده شده‌اند و داده‌ها مجبورند در مسیرهای افقی شلوغ حرکت کنند. بر اساس مطالعات معماری اخیر، جابجایی داده‌ها در یک تراشه دو بعدی استاندارد، تا ۵۰۰ برابر بیشتر از خود عملیات محاسباتی انرژی مصرف می‌کند. هر بار استنتاج (Inference) که از طریق یک مدل زبان بزرگ اجرا می‌شود، نیاز به بارگذاری میلیاردها وزن از حافظه دارد، که این امر حرکت داده‌ها – و نه پردازش – را به عامل محدودکننده واقعی در عملکرد هوش مصنوعی تبدیل می‌کند.[4]

راه‌حل دیوار حافظه، یک پردازنده سریع‌تر نیست، بلکه یک معماری فیزیکی کاملاً متفاوت است. یک تیم تحقیقاتی مشترک از دانشگاه استنفورد، کارنگی ملون، MIT و دانشگاه پنسیلوانیا شواهد ملموسی ارائه کرده‌اند که این تغییر معماری امکان‌پذیر است. این کنسرسیوم اخیراً اولین مدار مجتمع سه‌بعدی یکپارچه را به نمایش گذاشت که با موفقیت در یک کارخانه تجاری آمریکایی تولید شده است. با روی هم قرار دادن مستقیم حافظه و منطق، این طراحی اساساً نحوه حرکت داده‌ها در سیلیکون را تغییر می‌دهد و از ترافیک‌های افقی که شتاب‌دهنده‌های معمولی را آزار می‌دهند، جلوگیری می‌کند.[1][2]

برای درک اهمیت این پیشرفت، لازم است آنچه واقعاً تولید شده را از آنچه صرفاً اعلام شده است، جدا کنیم. سرفصل‌های خبری پیرامون این پروژه تحت سلطه ادعاهایی مبنی بر «بهبود ۱۰۰۰ برابری در بهره‌وری انرژی» بوده‌اند. در حالی که این رقم برای بازاریابی جذاب است، اما یک پیش‌بینی نظری برای تکرارهای آینده و بسیار مقیاس‌پذیر این فناوری است. آنچه امروز روی میز آزمایش قرار دارد، یک نمونه اولیه فیزیکی است که در مقایسه با طرح‌های دو بعدی معادل که با تأخیر و اندازه مشابه کار می‌کنند، یک بهبود ۴ برابری اندازه‌گیری شده در توان عملیاتی ارائه می‌دهد. واقعیت سخت‌افزاری ۴ برابری، دستاورد تأیید شده است؛ ادعای ۱۰۰۰ برابری همچنان یک آرزو باقی می‌ماند.[1][2]

واقعیت فیزیکی نمونه اولیه، دید واضحی از مکانیسم این دستاورد ارائه می‌دهد. این تراشه در خط تولید ۲۰۰ میلی‌متری شرکت «اسکای‌واتر تکنولوژی» (SkyWater Technology) با استفاده از فرآیند بالغ ۹۰ تا ۱۳۰ نانومتری تولید شد. هدف آن رقابت با گره‌های پیشرفته ۲ نانومتری TSMC در زمینه کوچک‌سازی خام ترانزیستور نیست. در عوض، رقابت آن کاملاً بر اساس هندسه است. تیم تحقیقاتی با استفاده از یک کارخانه تجاری به جای اتاق تمیز دانشگاهی، ثابت کرد که معماری‌های عمودی پیشرفته را می‌توان با استفاده از تجهیزات تولیدی موجود و بالغ ساخت، مشروط بر اینکه فرآیند به دقت کنترل شود.[2][6]

مهم است که این رویکرد سه‌بعدی یکپارچه را از تکنیک‌های «بسته‌بندی پیشرفته» که در حال حاضر توسط شرکت‌های بزرگ نیمه‌رسانا استفاده می‌شود، متمایز کنیم. تراشه‌های سه‌بعدی کنونی معمولاً بر ساخت دای‌های جداگانه و تکمیل شده و سپس اتصال آن‌ها به یکدیگر با استفاده از وایاهای سیلیکونی (TSVs) متکی هستند. این رویکرد کار می‌کند، اما اتصالات بین لایه‌ها نسبتاً درشت و پراکنده باقی می‌مانند. روش یکپارچه به رهبری استنفورد، هر لایه را به صورت متوالی روی همان ویفر در یک فرآیند پیوسته می‌سازد. این امر امکان استفاده از وایاهای بین لایه‌ای در مقیاس نانو را فراهم می‌کند که بسیار متراکم‌تر از TSVهای سنتی هستند و یک شبکه در هم تنیده از اتصالات عمودی ایجاد می‌کنند.[3][5]

دلیل اصلی که ادغام یکپارچه تاکنون از دسترس کارخانه‌های تجاری دور مانده بود، مدیریت حرارتی است. ساخت چندین لایه روی یک ویفر معمولاً به فرآیندهای دمای بالا نیاز دارد که مدارهای ظریف از قبل ساخته شده در سطوح پایین‌تر را ذوب یا به شدت تخریب می‌کند. دستاورد مهمی که نمونه اولیه SkyWater را ممکن ساخت، یک فرآیند ساخت با دمای پایین و کاملاً کنترل شده است. تیم مهندسی کل توالی تولید را حول یک بودجه حرارتی تقریباً ۴۱۵ درجه سانتی‌گراد طراحی کرد تا ضمن محافظت از لایه‌های زیرین، امکان رسوب متوالی اجزای جدید را فراهم کند.[2][6]

مواد مورد استفاده در این پشته نیز برای موفقیت تراشه به همان اندازه حیاتی هستند. نمونه اولیه، منطق CMOS سیلیکونی معمولی را در لایه پایه با RAM مقاومتی (RRAM) و ترانزیستورهای اثر میدان نانولوله کربنی (CNFETs) در لایه‌های بالایی ادغام می‌کند. RRAM حافظه سریع و غیرفرّاری را فراهم می‌کند که به سرعت حالت خود را تغییر می‌دهد و انرژی کمتری نسبت به SRAM یا DRAM سنتی مصرف می‌کند. در همین حال، نانولوله‌های کربنی به عنوان «وایاهای» عمودی فوق‌متراکم عمل می‌کنند که لایه‌ها را به هم متصل می‌کنند. این ترکیب خاص از مواد به تراشه اجازه می‌دهد تا ذخیره‌سازی حافظه با چگالی بالا را مستقیماً در مجاورت واحدهای محاسباتی، بدون تجاوز از بودجه حرارتی سختگیرانه، به دست آورد.[2]

داده‌های عملکردی نمونه اولیه فیزیکی، امکان‌پذیری این معماری را تأیید می‌کند. در آزمایش‌های خودکار مشخصه‌یابی الکتریکی، تراشه سه‌بعدی یکپارچه با کوتاه کردن شدید فاصله فیزیکی که داده‌ها باید طی کنند، به افزایش چهار برابری توان عملیاتی خود دست یافت. به جای اینکه داده‌ها به صورت افقی در یک شهر سیلیکونی گسترده حرکت کنند، به صورت عمودی از طریق وایاهای نانولوله کربنی حرکت می‌کنند – عملکردی بسیار شبیه به آسانسورهای پرسرعت در یک آسمان‌خراش. این ادغام عمودی متراکم، تأخیر دسترسی به حافظه را به طور قابل توجهی کاهش می‌دهد و زمان بیکاری هسته‌های محاسباتی را کم می‌کند و مستقیماً به ناکارآمدی‌های دیوار حافظه می‌پردازد.[1][5]

فراتر از سیلیکون فیزیکی آزمایش شده روی میز، محققان داده‌های شبیه‌سازی گسترده‌ای را برای پیش‌بینی سقف معماری ارائه کردند. این تیم پشته‌های بلندتری را مدل‌سازی کردند که شامل لایه‌های اضافی از واحدهای حافظه و محاسباتی بود. هنگامی که این طرح‌های شبیه‌سازی شده تحت بارهای کاری واقعی هوش مصنوعی – به ویژه مدل‌های مشتق شده از معماری متن‌باز LLaMA متا – قرار گرفتند، نتایج تا ۱۲ برابر بهبود عملکرد را نشان دادند. این شبیه‌سازی‌ها نشان می‌دهد که با بالغ شدن فرآیند تولید و اجازه دادن به لایه‌های بیشتر، افزایش توان عملیاتی برای وظایف هوش مصنوعی مولد که به داده‌های سنگین نیاز دارند، به صورت غیرخطی مقیاس‌پذیر خواهد بود.[1][2]

این موضوع، تحلیل را به ادعای بهره‌وری «۱۰۰۰ برابری» که به شدت تبلیغ شده است، بازمی‌گرداند. معیار ذکر شده توسط محققان، «حاصل‌ضرب انرژی-تأخیر» (EDP) است، یک اندازه‌گیری ترکیبی که هم سرعت پردازش و هم مصرف انرژی را در بر می‌گیرد. بهبود ۱۰۰ تا ۱۰۰۰ برابری EDP یک سقف پیش‌بینی شده است که فرض می‌کند مقیاس‌بندی عمودی ادامه یابد، بازده تولید عالی باشد و فناوری‌های خنک‌کننده تعبیه‌شده با موفقیت ادغام شوند. این یک پیش‌بینی ریاضی معتبر است که بر اساس حذف حرکت افقی داده‌ها صورت گرفته، اما بسیار حیاتی است که آن را به عنوان یک حد نظری و نه یک مشخصات سخت‌افزاری فعلی در نظر بگیریم.[1][2]

شاید مهم‌ترین شاهد موفقیت این پروژه، مکان آن باشد. انتقال یک معماری سه‌بعدی یکپارچه از یک آزمایشگاه دانشگاهی به تأسیسات تولید تجاری SkyWater، این موضوع را تأیید می‌کند که کارخانه‌های آمریکایی می‌توانند این ساختارهای پیشرفته را تولید کنند. مدیران SkyWater خاطرنشان کردند که تبدیل مفاهیم آکادمیک پیشرفته به فرآیندی که یک کارخانه تجاری واقعاً بتواند آن را اجرا کند، یک چالش بزرگ بود. اثبات اینکه این کار می‌تواند در داخل کشور انجام شود، یک طرح استراتژیک برای صنعت نیمه‌رسانا فراهم می‌کند و نشان می‌دهد که نوآوری در هندسه تراشه می‌تواند بدون اتکا انحصاری به پیشرفته‌ترین گره‌های لیتوگرافی خارج از کشور رخ دهد.[1][6]

پیامدهای اقتصادی این امر برای زیرساخت‌های هوش مصنوعی قابل توجه است. در حال حاضر، حافظه با پهنای باند بالا (HBM) بیش از نیمی از کل هزینه شتاب‌دهنده‌های آموزش هوش مصنوعی رده بالا مانند H100 انویدیا را تشکیل می‌دهد. این صنعت هزینه هنگفتی را صرف می‌کند تا فقط حافظه را تا حد امکان نزدیک به پردازنده با استفاده از بسته‌بندی ۲.۵ بعدی قرار دهد. اگر ادغام سه‌بعدی یکپارچه بتواند در نهایت جایگزین بسته‌بندی گران‌قیمت HBM با حافظه عمودی متراکم روی دای شود، اقتصاد بنیادی سخت‌افزار هوش مصنوعی می‌تواند تغییر کند و موانع ورود برای آموزش و استقرار مدل‌های در مقیاس بزرگ را کاهش دهد.[4]

با این حال، شواهد مربوط به دوام تجاری هنوز ناقص است. آنچه نمونه اولیه هنوز ثابت نکرده، بازده تجاری در مقیاس بزرگ است. در ادغام یکپارچه، یک نقص میکروسکوپی واحد در یک لایه پایین‌تر می‌تواند کل پشته عمودی را خراب کند و تراشه را بی‌مصرف سازد. در حالی که SkyWater و کنسرسیوم تحقیقاتی ثابت کرده‌اند که ساخت یک تراشه سه‌بعدی یکپارچه کارآمد از نظر فیزیکی امکان‌پذیر است، اما هنوز نشان نداده‌اند که تولید میلیون‌ها عدد از آن‌ها سودآور است. بهینه‌سازی بازده، مانع اصلی خواهد بود که تعیین می‌کند آیا این فناوری به مراکز داده راه می‌یابد یا خیر.[6]

جدول زمانی برای استقرار در سطح سازمانی نیز عاملی است که نیاز به چارچوب‌بندی واقع‌بینانه دارد. در حالی که نمونه اولیه امروز کارآمد است، ادغام این معماری در شتاب‌دهنده‌های تجاری هوش مصنوعی سال‌ها مهندسی مستمر نیاز دارد. صنعت نیمه‌رسانا باید نرم‌افزار اتوماسیون طراحی الکترونیکی (EDA) را برای طراحی ساختارهای سه‌بعدی واقعی تطبیق دهد، پروتکل‌های آزمایش جدیدی را برای لایه‌های عمودی توسعه دهد، و سیستم‌های مدیریت حرارتی نوآورانه‌ای را برای دفع گرمای متمرکز تولید شده توسط منطق و حافظه روی هم چیده شده، مهندسی کند. اکوسیستم سخت‌افزاری باید قبل از اینکه این تراشه‌ها بتوانند در قفسه‌های سرور قرار گیرند، تکامل یابد.[3]

در نهایت، شواهد تأیید می‌کنند که دیوار حافظه را می‌توان با استفاده از ادغام عمودی یکپارچه شکست، و کارخانه‌های تجاری امروزه توانایی تولید این ساختارها را دارند. تبلیغات اغراق‌آمیز پیرامون بهبود فوری ۱۰۰۰ برابری بهره‌وری باید کنار گذاشته شود و داده‌های تأیید شده مورد توجه قرار گیرند: بهبود ۴ برابری توان عملیاتی سخت‌افزاری و مسیری قابل دوام برای افزایش ۱۲ برابری برای بارهای کاری هوش مصنوعی. این واقعیت تأیید شده بیش از آن کافی است که صنعت را مجبور به طراحی مجدد نحوه برخورد با محاسبات هوش مصنوعی کند و تمرکز را از کوچک کردن ترانزیستورها به روی هم چیدن آن‌ها تغییر دهد.[1][4]