دیوار حافظه: چگونه بسته‌بندی پیشرفته و محدودیت‌های فیزیکی، سد راه رونق هوش مصنوعی شده‌اند

محدودیت اصلی رونق هوش مصنوعی این نیست که یک پردازنده با چه سرعتی می‌تواند محاسبات را انجام دهد، بلکه این است که آیا دنیای فیزیکی می‌تواند عملیات پایه آن را تاب بیاورد یا خیر. برای اینکه هر یک از مدل‌های نسل فعلی هوش مصنوعی کار کنند، دو شرط باید برقرار باشد: داده‌ها باید سریع‌تر از سرعت پردازش به پردازنده‌ها برسند، و تاسیسات میزبان آن‌ها باید منابع عظیم و بی‌وقفه آب و برق را تضمین کنند. در حال حاضر، هر دو شرط به بن‌بست‌های سختی خورده‌اند.[5]

محدودیت معماری با نام «دیوار حافظه» شناخته می‌شود. این اصطلاح که در سال ۱۹۹۴ توسط پژوهشگران ابداع شد، شکاف فزاینده بین سرعت پردازنده‌ها و زمان دسترسی به حافظه را توصیف می‌کند. در حالی که سرعت محاسبات منطقی در دو دهه گذشته به مراتب افزایش یافته، پهنای باند حافظه با دسترسی تصادفی پویا (DRAM) عقب مانده و از نظر تاریخی تنها ۷ تا ۱۰ درصد در سال بهبود یافته است. اگر داده‌ها نتوانند به هسته‌های منطقی برسند، پردازنده بیکار می‌ماند و سرعت اسمی و تئوری آن عملاً بی‌فایده می‌شود.[4]

برای دور زدن این گلوگاه، صنعت نیمه‌رسانا رویکرد سنتی تراشه‌های یکپارچه را کنار گذاشته و به سراغ بسته‌بندی پیشرفته رفته است. تولیدکنندگان به جای تکیه بر یک قطعه سیلیکونی (Die) بزرگ، اکنون چندین قطعه نیمه‌رسانای تخصصی را در یک بسته الکترونیکی واحد ترکیب می‌کنند. این یکپارچه‌سازی ناهمگون اجازه می‌دهد تا منطق و حافظه در فاصله چند میلی‌متری از هم قرار بگیرند و مسافتی که سیگنال‌های الکتریکی باید طی کنند به شدت کاهش یابد.

برجسته‌ترین کاربرد این تکنیک، حافظه با پهنای باند بالا (HBM) است. این فناوری که برای اولین بار در اکتبر ۲۰۱۳ توسط JEDEC به عنوان یک استاندارد صنعتی پذیرفته شد، تا ۳۲ قطعه DRAM را به صورت عمودی روی هم می‌چیند. این قطعات روی هم چیده شده، به جای اینکه به صورت افقی روی یک برد مدار چاپی پخش شوند، با استفاده از کانال‌های عمودی میکروسکوپی به نام مسیرهای عبوری از سیلیکون (TSV) و برجستگی‌های میکروسکوپی (Microbumps) به یکدیگر متصل می‌شوند.[3]

یک TSV در واقع یک اتصال الکتریکی عمودی است که کاملاً از درون یک ویفر سیلیکونی عبور می‌کند. مهندسان با حکاکی این سوراخ‌های میکروسکوپی و پر کردن آن‌ها با مس، کوتاه‌ترین مسیر ممکن را برای الکترون‌ها ایجاد می‌کنند. این معماری سه‌بعدی یک رابط فوق‌عریض می‌سازد که توان عملیاتی عظیمی از داده‌ها را در یک فضای فیزیکی بسیار کوچک‌تر ارائه می‌دهد.[3]

جدیدترین نسل این فناوری، یعنی HBM3E، می‌تواند به نرخ انتقال تا ۹٫۲ گیگابیت بر ثانیه به ازای هر پین دست یابد. با این حال، ادبیات بازاریابی تولیدکنندگان بزرگ اغلب این انتقال داده را بی‌نقص و نامحدود توصیف می‌کند، که این امر مصالحه‌های مهندسی جدی و هزینه‌های پنهان آن را می‌پوشاند. روی هم چیدن قطعات سیلیکونی بسیار نازک، گرمای شدید و متمرکزی تولید می‌کند که بین لایه‌ها به دام می‌افتد.[3][5]

چگالی حرارتی یک بسته HBM نیازمند راهکارهای خنک‌کننده تهاجمی است و خود فرآیند تولید نیز به دلیل تاب برداشتن و خمیدگی قطعات در حین مونتاژ، با افت بازدهی مواجه می‌شود. در حالی که HBM3E در حال حاضر در شتاب‌دهنده‌های رده‌بالای هوش مصنوعی عرضه می‌شود، استاندارد پر سر و صدای HBM4 هنوز در مرحله تعیین مشخصات است. اطلاعیه‌های مربوط به بسته‌بندی‌های نسل آینده اغلب نمونه‌های آزمایشگاهی را با آمادگی تجاری اشتباه می‌گیرند و این واقعیت را نادیده می‌گیرند که با کوچک‌تر شدن برجستگی‌های میکروسکوپی، مقاومت اتصال به طور تصاعدی افزایش می‌یابد.[3][5]

فراتر از معماری سیلیکونی، ردپای فیزیکی این سیستم‌ها در حال برخورد با واقعیت‌های زیست‌محیطی است. مایکروسافت قصد دارد تا سال ۲۰۳۲ اندازه ناوگان دیتاسنترهای خود را برای پشتیبانی از جاه‌طلبی‌هایش در هوش مصنوعی سه برابر کند. این گسترش عظیم توان محاسباتی نیازمند افزایش متناسب در زیرساخت‌های برق و خنک‌کننده است، که گلوگاه را از طراحی تراشه به شبکه برق شهری منتقل می‌کند.[2]

نیازهای خنک‌کننده برای این دیتاسنترهای پیشرفته بسیار عظیم است و آن‌ها به شدت به منابع آب محلی وابسته‌اند. در آریزونا، که به مرکز تلاش‌های دوحزبی برای احیای تولید تراشه در آمریکا تبدیل شده است، رودخانه ۱۴۰۰ مایلی کلرادو به عنوان یک شریان حیاتی عمل می‌کند. تصمیم اخیر فدرال در مورد مدیریت رودخانه به این معنی است که این ایالت به زودی بیش از یک چهارم آبی را که معمولاً هر سال برداشت می‌کند، از دست خواهد داد.[1]

کارخانه‌های تولید نیمه‌رسانا روزانه به میلیون‌ها گالن آب فوق‌خالص برای شستشوی ویفرها در طول تولید بسته‌های پیشرفته و TSVها نیاز دارند. با خشک شدن منابع آب در قطب‌های کلیدی تولید، این صنعت با یک محدودیت فیزیکی سخت مواجه می‌شود که با هیچ مقدار روی هم چیدن سه‌بعدی تراشه‌ها نمی‌توان آن را از نظر مهندسی برطرف کرد.[1][5]

در حالی که مستندات فنی و نقشه‌های راه شرکت‌ها این محدودیت‌های فیزیکی را ترسیم می‌کنند، هیچ‌یک از منابع سازمانی ذکر شده اظهارنظر رسمی و مستقیمی درباره نحوه برنامه‌ریزی خود برای عبور از این محدودیت‌های قریب‌الوقوع منابع ارائه نمی‌دهند. تنش میان مقیاس‌پذیری تئوری محاسبات و محدودیت‌های فیزیکی منابع، معرف عصر کنونی فناوری است.[5]

بسته‌بندی پیشرفته با گنجاندن ترانزیستورهای بیشتر در یک فضای حجمی کوچک‌تر، طول عمر قانون مور را افزایش می‌دهد، اما همزمان تقاضا برای برق و خنک‌کننده را به سطوح بی‌سابقه‌ای متمرکز می‌کند. در حالی که شکاف بین سرعت پردازنده و پهنای باند حافظه به طور موقت با روی هم چیدن عمودی پر می‌شود، سقف نهایی توسعه هوش مصنوعی از معماری سیلیکونی به در دسترس بودن آب و برق برای اجرای آن تغییر می‌یابد.[5]